設計應用-AET-電子技術應用

Tempus-PI仿真和實測關鍵時序路徑的一致性研究[其他][其他]

傳統的靜態時序分析會將電壓的不一致性作為減弱參數形式，以一定的余量幫助使用者覆蓋大部分真實芯片中的情況。但是隨著芯片越來越大，軟硬件的功能越來越多，由于電壓降引起的時序違例越來越多。很多情況下IR的分析是符合標準的。現在主流的大規模芯片如AI芯片都是基于12 nm、7 nm或者更小的技術節點。封裝還會引入3DIC。電壓降分析越來越復雜也越來越重要。與此同時，時序分析也將會引入電壓降的影響。Tempus-PI提供一個真正的時序和電壓降協同仿真的簽核流程，以此來幫助找到真正的電壓敏感的關鍵路徑。該仿真工作的結果得到了芯片測試的一致性驗證。

發表于：2021/7/28 16:16:00

基于Palladium AVIP的SoC驗證方案[其他][其他]

由于片上系統芯片(System on Chip，SoC)規模越來越大，軟件仿真速度在一些大的場景測試用例下已經很難滿足驗證計劃時間的要求。現場可編程門陣列(Field Programmable Gate Array，FPGA)原型驗證平臺容量的限制，以及需要修改時鐘樹等特性導致FPGA平臺并不適合做功耗/性能評估。基于Emulator平臺的仿真加速以及功耗/性能評估已經成為一種趨勢。可以使用Emulator的加速驗證知識產權(Accelerated Verification Intellectual Property，AVIP)替換軟件仿真用的驗證知識產權(Verification Intellectual Property，VIP)來做仿真加速。以及使用高級微控制器總線結構(Advanced Micro-controller Bus Architecture，AMBA) AVIP來模擬或者監控總線的傳輸，結合其他工具可以用來做功能/功耗/性能相關的驗證工作，大大加速了芯片相關開發驗證的進程。

發表于：2021/7/28 16:06:00

基于vManager的大規模IC驗證自動化解決方案[其他][其他]

介紹了驗證管理工具vManager,通過Python調用vAPI接口與企業級的產品需求管理工具Microsoft TFS和用戶數據后臺對接，實現了從自動創建驗證需求框架(即vPlan)自動執行回歸驗證，自動提取驗證結果反標回Microsoft TFS中的需求狀態，自動提取驗證結果呈現到驗證看板的自動化驗證管理全流程。方案旨在自動化、規范化地實現驗證需求到vPlan的同步，驗證回歸狀態和覆蓋率的實時匯總，實現驗證的高效率和高透明度，需求跟蹤達到滴水不漏。該方案還采用了vManager最新一代的High Available模式，可實現跨地域的多團隊合作與數據共享，并且部署了多引擎驗證工具包括Xcelium、JapserGold和Palladium的驗證管理，實現了多維度的驗證數據匯總。目前該方案已經部署到真實的研發環境中，為vManager在國內比較領先的應用，為業內提供“跨地域合作+多個仿真引擎”的大規模驗證方案提供了非常有價值的參考。

發表于：2021/7/28 14:55:00

基于Innovus工具的IR Drop自動化修復[其他][其他]

在先進工藝節點下，芯片電源網絡的電阻增加和高密度的晶體管同時翻轉會在VDD和VSS上產生電壓降(IR Drop)，導致芯片產生時序問題和功能性障礙。采用基于Innovus工具的三種自動化IR Drop修復流程在PR (Placement and Route)階段優化模塊的動態IR Drop。結果表明，Pegasus PG Fix Flow和IR-Aware Placement這兩種方法能分別修復設計的48%和33.8%的IR Drop違例，且不會惡化時序和DRC（Design Rule Check），而IR-Aware PG Strape Addition這種方法的優化力度相對較小，且會使DRC有較大程度的惡化。

發表于：2021/7/28 14:51:00

一種基于語音指令的電子門鎖解鎖方法及系統[其他][其他]

為了滿足人們對更好解鎖方式的需求，提出了一種基于語音指令的電子門鎖解鎖方法及系統。該方法的設計理念是：利用手機號碼的唯一性識別用戶身份；利用語音識別技術，實現利用不同的語音指令打開不同門鎖。該系統由電子門鎖、手機和互聯網服務器組成。對該方法及系統進行了詳細設計和說明，據此即可進行代碼編寫、電路設計等產品化設計工作。基于本方法及系統的電子門鎖適用范圍寬、解鎖便捷，并具有更好的安全性、更高的性價比，對電子門鎖或智能門鎖行業的發展將會產生重要影響。

發表于：2021/7/28 14:46:00

集成機器學習模型在不平衡樣本財務預警中的應用[其他][其他]

基于上交所主板市場A股企業的財務指標數據來預測企業的財務風險，樣本數據包括1 227家正常上市企業和42家被財務預警的企業，數據嚴重不平衡，通過重采樣技術解決了分類器在不平衡樣本中失效的問題，運用Bagging思想的集成機器學習對預測模型進行提升與優化。正確挑選出有財務危機企業的概率最高達到92.86%,在此基礎上，樣本的整體準確率在經過模型的集成之后提高了5.4%。集成模型提高了對上市企業的財務預警能力，能為企業的正常經營和投資者的安全投資提供一定的借鑒。

發表于：2021/7/28 14:36:00

片上電源電壓噪聲功率譜測量方法綜述[電源技術][智能電網]

隨著現代超大規模集成電路的電源網絡變得十分復雜，在片上對其各電源域電壓噪聲功率譜的測量變得越來越有意義。片上電源電壓噪聲測量電路的設計難點主要是在面積和功耗開銷較小的情況下，可以較高精度地測量頻率范圍很寬的電源噪聲信號。介紹了基于自相關方法測量電源電壓噪聲功率譜的原理，并總結了目前用于電源電壓噪聲功率譜測量的主要電路技術，討論了相關結構和技術的優缺點，為超大規模集成電路的設計研發人員提供了有益參考。

發表于：2021/7/28 14:31:00

圖像目標識別與跟蹤技術的軍事化應用綜述[其他][其他]

隨著各國軍事力量的不斷增強，武器的現代化與智能化要求越來越迫切，故以計算機技術等為代表的高新技術在軍事領域的應用不斷深入，其中圖像處理技術也成為各國軍事研究的熱門話題之一。首先闡述了圖像處理技術的概念，其次介紹了熱門研究課題——目標識別的基本原理以及以此為基礎的紅外跟蹤技術發展現狀，最后整理了目標識別與跟蹤技術在軍事領域的具體應用與面臨的挑戰，并對未來發展形勢做出了展望，為目標識別與跟蹤技術在軍事領域中的創新突破和工程研究提供參考方向。

發表于：2021/7/28 14:27:00

基于新型微組裝技術的X波段高隔離開關的設計[其他][其他]

為實現X波段四路并行開關電路并有效提高通道間隔離度，提出了基于新型微組裝技術的X波段高隔離開關的方案。根據指標，對單刀雙擲開關進行性能分析和控制電路設計，同時，在結構方面進行腔體和多層板層疊設計，保證了4個開關之間的隔離。采用軟件建模與仿真，并對其通道間的隔離度進行了測定，以減小腔體效應。經過優化，在中心頻率處可以將端口的隔離度控制在50 dB以上。利用微組裝工藝，實際制作了X波段開關組件，通過實測數據與仿真結果對比，驗證了組件性能的優越性。該設計方法獨特，實用性強，適于在實際工程中推廣。

發表于：2021/7/28 14:23:00

E波段集成雙工-功分器的設計[其他][其他]

雙工器和功分器是通信系統中兩個重要的器件，為了減小通信系統的尺寸，將功分器集成到雙工器內部形成雙工-功分器。與一般雙工器相比，可以實現兩輸出端口功分輸出。該雙工-功分器主要由矩脊波導過渡、脊波導帶通濾波器和脊波導功分器組成。基于消失模的脊波導帶通濾波器有插入損耗低、結構緊湊、通帶及阻帶帶寬寬等優勢。用HFSS進行建模仿真優化，仿真結果表明在71～76 GHz波段，回波損耗大于12.9 dB，S32和S42基本維持在-3.8 dB左右；在81～86 GHz波段，回波損耗大于12.5 dB，S31和S41基本維持在-3.85 dB左右，通道之間的隔離度大于43.2 dB，兩輸出端口的幅度基本一致。實物的測試結果與仿真結果呈現良好的一致性。

發表于：2021/7/28 14:18:00