簡化超高速數字系統中確定性延遲的設計AET-電子技術應用-最豐富的電子設計資源平臺

簡化超高速數字系統中確定性延遲的設計
所屬分類：解決方案
上傳者：alicewang8762
文檔大小：1030 K
標簽：亞穩態數據轉換器 ESIstream
所需積分：0分積分不夠怎么辦？
文檔介紹：實現確定性延遲是當今許多系統設計中討論的主題。過去，人們一直在努力提高數據傳輸速度和帶寬。如今的應用則越來越重視確定性——即要求數據包在精確的、可重復的時間點傳送。本文將在設備的層面討論確定性這一主題，以及如何設計超高速數據轉換和信號處理系統以保證確定性延遲。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。

活動